PATENT ABSTRACTS OF JAPAN

(11)Publication number: 05-076133

(43)Date of publication of application: 26.03.1993


(51)Int.Cl. H02H 7/20

(21)Application number: 03-130377 (71)Applicant: NEW JAPAN RADIO CO

LTD

(22)Date of filing: 02.05.1991 (72)Inventor: KOBAYASHI KAZUO

(54) SHORT CIRCUIT PROTECTIVE CIRCUIT FOR POWER SUPPLY IC



(57) Abstract:

PURPOSE: To realize stabilized short circuit protection without enlarging the size of transistor by pulling the voltage upto the power supply voltage of a driver transistor upon detection of short circuit through an error amplifier and providing a cut-off voltage from the error amplifier to the driver transistor.

CONSTITUTION: Upon short circuit of a load 3, voltage at point C is pulled down to the earth and a high current flows through an operating driver FET element P1. On the other hand, current flowing through a resistor R1 also increases. Consequently, the gate-source voltage of a FET element N1 increases to turn the

FET element N1 ON thus turning a pull-up FET element P3 ON. Consequently, power supply voltage VDD is applied through the pull-up FET element P3 and the point C onto the positive input terminal of an error amplifier 1. Voltage at point C is temporarily pulled down to the earth but it is pulled up instantaneously to the power supply voltage VDD.

LEGAL STATUS

[Date of request for examination]

27.02.1998

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application

other than the examiner's decision of

rejection or application converted

registration]

[Date of final disposal for application]

[Patent number] 3192437

[Date of registration] 25.05.2001

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The driver transistor for supplying the power source of a predetermined electrical potential difference to a load, The error amplifier which detects what the power outlet short-circuited and outputs predetermined cut-off voltage to the gate terminal of a driver transistor, In the short circuit protection network of the voltage regulator which protects a short circuit by ****(ing) and carrying out off actuation of the driver transistor with the above-mentioned error amplifier The short circuit protection network of the voltage regulator characterized by having carried out pull-up of the input terminal side of error amplifier to the supply voltage of a driver transistor when the above-mentioned error amplifier detected a short circuit, and considering as the configuration which outputs cut-off voltage to a driver transistor from error amplifier.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Industrial Application] This invention relates to the configuration of the short circuit protection network of the voltage regulator for supplying the power source of a predetermined electrical potential difference to various equipments.

[0002]

[Description of the Prior Art] The short circuit protection network of a voltage regulator is used for various power sources for equipments, such as a power source for cars, a business-machine dexterous power source, and a power source for home electronics, for example, has composition like drawing 3. The FET component P1 of a P channel, and P2 and P3, in drawing 3, a protection network is FET (the electrolysis effectiveness mold transistor) of CMOS (complementary MOS). The FET component N1 of an N channel, resistance R1, and R2 are prepared, and it is the above-mentioned FET component P1. A source terminal is connected to a power source (VDD), and the duty as a driver transistor is carried out. Moreover, the above FETP3 The above-mentioned driver FET component P1 The duty which carries out pull-up of the potential by the side of the gate to supply voltage VDD is carried out. This driver FET component P1 While the output side of the error amplifier 1 which detects the short circuit condition of a power outlet is connected to a gate terminal, it is the above-mentioned FET component P3 for pull-up to the output side of this error amplifier 1. The drain terminal is connected. And the source 2 of reference voltage is connected to the negative input terminal of this error amplifier 1, and it is the power-outlet terminal Vout in a plus input terminal. Sense resistance R3 It minds and connects and this error amplifier 1 is the reference reference voltage Vref. A short circuit condition is detected as compared with the partial pressure value of an output terminal electrical potential difference. Furthermore, the above-mentioned driver FET component P1 In a drain terminal, it is an output

terminal Vout. While connecting, it is the sense resistance R3 and R4. It connects and is this sense resistance R3 and R4. A midpoint is connected to the plus input terminal of the above-mentioned error amplifier 1.

[0003] According to such a circuit, it is an output terminal Vout. Although a load 3 will be connected, supposing this load 3 short-circuits by a certain cause, for the A point potential of drawing, the plus input terminal voltage of pulldown **** and the error amplifier 1 is reference voltage Vref to a ground. Since it falls, while detecting a short circuit condition with this error amplifier 1, only a predetermined electrical potential difference reduces output voltage. if an output connects too hastily on the other hand -- driver FET component P1 **** -- since a bigger current than usual flows -- the electrical potential difference between the sourcedrains of the FET component N1 -- increasing -- FET component N1 while turning on -- FET component P3 for pull-up ON actuation is carried out. When it does so, it is this FET component P3 for pull-up. Since it minds and supply voltage VDD is impressed to the B point of drawing, pull-up of the electrical potential difference by the side of the output terminal of the error amplifier 1 is carried out promptly to supply voltage VDD, and as a result, it is the driver FET component P1. The electrical potential difference near supply voltage VDD is supplied to a gate terminal, and it is the driver FET component P1. It is cut off. Thus, driver FET component P1 An overcurrent can be prevented, therefore protection of IC circuit can be performed.

[0004]

[Problem(s) to be Solved by the Invention] However, in the above-mentioned conventional short circuit protection network, it is the driver FET component P1. It is the above-mentioned FET component P3 for pull-up in order to pull up gate voltage to supply voltage VDD. There was a problem that field size, i.e., a W/L ratio, had to be enlarged. That is, at the time of a short circuit, it is the above-mentioned FET component P3 for pull-up. Although FET (see FETN3 of belowmentioned drawing 2) of the N channel in the above-mentioned error amplifier 1 carries out ON actuation simultaneously, it is the FET component P3 for pull-up

by relation with this FET. In order to give predetermined cut-off voltage promptly, it is the FET component P3 for pull-up. It is necessary to make the resistance between the source-drains at the time of ON actuation smaller than before. For that, the FET component of the N channel for example, in the error amplifier 1 is large to about 4 to 5 times, the above-mentioned W/L ratio had to be carried out, and there was a problem that IC circuit will be enlarged.

[0005] This invention is made in view of the above-mentioned trouble, and the object is in offering the short circuit protection network of the voltage regulator which can perform stable short circuit protection, without enlarging size of the transistor for pull-up.

[0006]

[Means for Solving the Problem] A driver transistor for this invention to supply the power source of a predetermined electrical potential difference to a load, in order to attain the above-mentioned object, The error amplifier which detects what the power outlet short-circuited and outputs predetermined cut-off voltage to the gate terminal of a driver transistor, In the short circuit protection network of the voltage regulator which protects a short circuit by ****(ing) and carrying out off actuation of the driver transistor with the above-mentioned error amplifier It is characterized by having carried out pull-up of the input (forward) terminal side of error amplifier to the supply voltage of a driver transistor, when the above-mentioned error amplifier detected a short circuit, and considering as the configuration which outputs cut-off voltage to a driver transistor from error amplifier by this.

[0007]

[Function] According to the above-mentioned configuration, when a load short-circuits, pull-up for example, of the plus input terminal side of error amplifier will be carried out with the FET component for pull-up to supply voltage, and pull-up also of the output side of error amplifier will be carried out by this to supply voltage. Therefore, a driver transistor will be cut off by the output of the above-mentioned error amplifier, and it is protected from a short circuit condition with it. In the above-mentioned case, the FET component for pull-up makes the sense

resistance connected to the N channel FET [in error amplifier], or ground side of a driver transistor between grounds intervene, and the FET component for pull-up becomes the form with the above-mentioned sense resistance which suiting pulls. Usually, this sense resistance serves as about [500kohm-1M omega] big resistance, and since the resistance of the FET component for pull-up should be just smaller than this big resistance, there is no need of enlarging field size (it is not necessary to make the resistance at the time of a flow small). Consequently, pull-up of the output side of error amplifier can be efficiently carried out to supply voltage.

[8000]

[Example] The short circuit protection network of the voltage regulator concerning the example of this invention is shown in drawing 1, the short circuit protection network of this voltage regulator consists of the same configuration as a circuit conventionally, and it is the driver FET component P1. Supply voltage VDD is given to a source terminal, the sense resistance R3 (for example, 4 M omega) and R4 (for example, 1 M omega) are arranged to a drain terminal side, and it is the sense resistance R3 and R4. It is an output terminal Vout to a node. It has prepared. Moreover, FET component P3 for pull-up The FET component P2 (P channel) which performs related actuation of pull-up, N1 (N channel), resistance R1, and R2 It is prepared and the error amplifier 1 is the above-mentioned driver FET component P1 about an output side. It connects with a gate terminal and is prepared. And at this invention, it is the above-mentioned FET component P3 for pull-up. A drain terminal is connected to the plus input terminal (C point of drawing) instead of an output terminal of the error amplifier 1. [0009] the concrete circuit in the above-mentioned error amplifier 1 shows drawing 2 -- having -- **** -- a graphic display -- like -- the FET component P4 of a P channel, and P5 The FET component N2 of an N channel, N3, and N4 from -- it is constituted. And FET component N2 A gate terminal turns into the plus input terminal VIN, and it is the FET component N3. A gate terminal turns into a negative input terminal (Vref) with which reference voltage is set up, and it is this

FET component N3. It is an output terminal VO to a drain side. It is prepared. [0010] An example consists of the above configuration and explains the operation below. power-outlet terminal Vout of drawing 1 Driver FET component P1 which the electrical potential difference of C point of a graphic display will drive with pulldown ****** to the ground if the load 3 connected short-circuits **** -- an about [1A] big current will flow. therefore, a short circuit condition detects with the error amplifier 1 -- having -- an output side -- a ground -- pulldown ****** -- things -- becoming -- the drop of this output voltage -- FET component P2 ON actuation is carried out. On the other hand, it is the driver FET component P1. Since an about [1A] current flows, it is resistance R1. It lets it pass and the flowing current also becomes large. Therefore, FET component N1 The electrical potential difference between the gate-sources rises and it is this FET component N1. ON actuation is carried out and, as a result, it is the FET component P3 for pull-up. ON actuation is carried out. When it does so, supply voltage VDD is the FET component P3 for pull-up. It minds and is given through C point describing above to the plus input terminal side of the error amplifier 1, and pulldown ****** will make a ground the electrical potential difference of this C point in an instant, and pull-up will once be carried out to supply voltage VDD. Consequently, from the error amplifier 1, the electrical potential difference near supply voltage VDD will be outputted, and it is the driver FET component P1 by this output. It is cut off and protected from a short circuit condition.

[0011] In the above-mentioned case, as shown in drawing 2, they are an input terminal VIN and an output terminal VO. It is the FET component N2 in between. The gate will intervene and it is this FET component N2. High resistance will be obtained and, on the other hand, pull-up will be carried out to the parallel resistance of the sense resistance R3 (for example, 4 M omega) and R4 (for example, 1 M omega). Therefore, pull-up FET component P3 Resistance is the juxtaposition sense resistance R3 which is usually about 500kohm-1M omega, and R4. It is the pull-up FET component P3 that what is necessary is just smaller than a value. It is not necessary to make the resistance at the time of a flow

smaller than before. That is, as shown in drawing 2 (b), it is the above-mentioned pull-up FET component P3. If resistance at the time of a flow is set to Ra and drawing 1, C point in drawing 3 and a B point, a ground, and the resistance Rb of a between are considered In the conventional case (drawing 3), Resistance Rb The FET component N3 in the error amplifier 1, As opposed to becoming the small resistance determined with the FET component N4 (between the drainsource) Since it becomes resistance of the gate of the FET component N2 in the error amplifier 1 or the strong sense resistance R3 (for example, 4 M omega) of Mohm unit, and the parallel resistance of R4 (for example, 1 M omega) in the case of this invention, C point of drawing is maintainable on a comparatively high electrical potential difference. In the case of drawing 2, the electrical potential difference of VC ={Rb/(Rb+Ra)} VDD occurs at C point, and it is the driver FET component P1 by this. Since it can cut off, it is the pull-up FET component P3. It is not necessary to enlarge a W/L ratio.

[0012] Although the circuit of the type which performs short circuit protection on a forward electrical potential difference explained in the above-mentioned example, in the case of a negative electrical-potential-difference type circuit, this invention is applied also in this case that drawing 1 and the FET component of drawing 3 should just make a P channel and an N channel reverse.

[0013]

[Effect of the Invention] The driver transistor for supplying a power source to a load according to this invention, as explained above, In the short circuit protection network of the voltage regulator which has the error amplifier which detects what the power outlet short-circuited and outputs predetermined cut-off voltage to the gate terminal of a driver transistor When the above-mentioned error amplifier detects a short circuit, pull-up of the input (forward) terminal side of error amplifier is carried out to the supply voltage of a driver transistor. this -- error amplifier -- since, since it was made to output cut-off voltage to a driver transistor The stable short circuit protected operation can be attained without not making small resistance of the FET component for pull-up, and also spoiling the

property of error amplifier in IC circuit of the conventional small size.

Consequently, according to generating of the heat by the overcurrent, destroying IC circuit is also prevented and it can realize effective short circuit protection.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the circuit diagram showing the configuration of the short circuit protection network of the voltage regulator concerning the example of this invention.

[Drawing 2] It is drawing for explaining actuation of an example, and is drawing in which drawing's (a's)'s showing the configuration circuit diagram in error amplifier, and showing the physical relationship of circuit resistance (b).

[Drawing 3] It is the circuit diagram showing the configuration of the short circuit protection network of the conventional voltage regulator.

[Description of Notations]

- 1 -- Error Amplifier,
- 3 -- Load,
- P1 -- Driver FET component,

P3 -- FET component for pull-up,

P2, P4, P5 -- P channel FET,

N1, N2, N3, N4 -- N channel FET,

R3, R4 -- Sense resistance.

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


DRAWINGS

[Drawing 1]




P1: ドライハドBI素子 P3: プルアップ用FET素子

[Drawing 2]



[Drawing 3]



[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-76133

(43)公開日 平成5年(1993)3月26日

(51)Int.CL⁵ H 0 2 H 7/20 技術表示箇所

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号 特顯平3-130377

(22)出題日 平成3年(1991)5月2日

(71)出願人 000191238

新日本無線株式会社

東京都目黒区下目黒1丁目8番1号

(72)発明者 小林 和男

埼玉県上福岡市福岡二丁目1番1号 新日

本無線株式会社川越製作所內


(74)代理人 弁理士 緒方 保人

(54)【発明の名称】 電源用】Cの無絡保護回路

(57)【要約】

【目的】 電源用!Cの短絡保護回路で、従来の小さい サイズのブルアップ用FETであっても安定した短絡保 護ができるようにする。

【構成】 負荷3に対して所定の電圧の電源を供給するためのドライバFET(P1)と、電源出力が短絡したことを検知して所定のカットオフ電圧をドライバFETのゲート端子へ出力するエラーアンプ1とを有する電源用10の短絡保護回路において、上記エラーアンプ1が短絡を検知したときにエラーアンプ1の正入力端子側をブルアップ用FET(P2)を用いてドライバFETの電源電圧へブルアップし、これによってエラーアンプ1からカットオフ電圧をドライバトFETへ出力するようにする。



待開平5-76133

(2)

「特許讃求の範囲】

【請求項1】 負荷に対して所定の電圧の電源を供給す るためのドライバトランジスタと、電源出力が短絡した。 ことを検知して所定のカットオフ電圧をドライバトラン ジスタのゲート端子へ出力するエラーアンプと、を有っ し、上記エラーアンプでドライバトランジスタをオフ動 作させることにより短絡を保護する電源用!Cの短絡保 護回路において、上記エラーアンプが短絡を検知したと きにエラーアンプの入力端子側をドライバトランジスタ の電源電圧へブルアップも、エラーアンブからカットオー10 止することができ、従って【C回路の保護ができること フ電圧をドライバトランジスタへ出力する構成としたと とを特徴とする電源用!Cの短絡保護回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、各種装置に対し所定電 圧の電源を供給するための電源用!Cの短絡保護回路の 構成に関する。

[0002]

【従来の技術】電源用10の短絡保護回路は、車両用電 電源に用いられており、例えば図3のような構成となっ ている。図3において、保護回路はCMOS(組練型M OS)のFET(電解効果型トランジスタ)であってP チャネルのFET素子P1、P2、P3 、N チャネルの FET素子N1、抵抗R1、R2が設けられ、上記FE T素子P1 はソース繼子が電源(VDD)に接続されてド ライバトランジスタとしての役目をし、また上記FET P3 は上記ドライバFET素子P1のゲート側の電位を 電源電圧VDOヘブルアップする役目をする。このドライ **騰を絵知するエラーアンプ1の出力側が接続されると共** に、このエラーアンプ1の出力側に上記プルアップ用ド BT素子P3のドレイン端子が接続されている。そし、 で、このエラーアンプトの負入力鑑子には基準電圧源2 が接続され、正入力鑵子には電源出力端子Vout がセン ス鑑続R3を介して接続されており、このエラーアンプ 1は参照基準電圧Viref と出力端子電圧の分圧値と比較。 して短絡状態を検出する。更に、上記ドライバFET素 子P1のドレイン繼子には出力繼子Vout が接続される 抵続R3、R4 の中間点が上記エラーアンプ1の正入力 鑑子に接続される。

【0003】とのような回路によれば、出力繼子Vout に負荷3が接続されることになるが、この負荷3が何ら かの原因で短絡したとすると、図のA点電位がアースに ブルダウンされ、エラーアンプ!の正入力繼子電圧が基 準電圧Viref よりも低下するので、このエラーアンプ1 で短絡状態を検知すると共に、出力電圧を所定電圧だけ 低下させる。一方、出力が短絡するとドライバFE丁素 素子N1のソースードレイン間の電圧が増加してFET 素子N1 がオンすると共に、ブルアップ用FET素子P 3 もオン動作する。そうすると、このブルアップ用FE T素子P3を介して電源電圧V DOが図のB点に印加され るので、エラーアンプ1の出力繼子側の電圧が迅速に電 瀕電圧VDDヘブルアップされ、この結果ドライバFET 素子P1 のゲート選子へ電源電圧Vppに近い電圧が供給 され、ドライバFET素子P1 はカットオフされる。こ のようにして、ドライバFET素子P1への過電流を防

2

[0004]

になる。

【発明が解決しようとする課題】しかしながら、上記従 来の短絡保護回路では、ドライバドET素子P1 のゲー ト電圧を電源電圧Vmoに引き上げるために上記ブルアッ プ用PET素子P3の面サイズ、すなわちW/L比を大 きくしなければならないという問題があった。すなわ ち、短絡時には上記プルアップ用FET素子P3 と上記 エラーアンプ1内のNチャネルのFFT(後述の図2の 源、事務機器用電源、家電製品用電源などの各種装置用「20」FETN3を参照)が同時にオン動作するが、このFE 子との関係で、ブルアップ用FET素子P3 にて迅速に 所定のカットオフ電圧を与えるためには、ブルアップ用 FET素子P3のオン動作時のソース-ドレイン間の抵 抗値を従来より小さくする必要がある。このためには、 上記W/上此を一例えばエラーアンプ1内のNチャネル のFET素子の4~5倍程度に大きくしなければなら ず、IC回路が大型化してしまうという問題があった。 【0005】本発明は上記問題点に鑑みてなされたもの。 であり、その目的は、ブルアップ用のトランジスタのサ MF E T素子P1 のゲート端子には、電源出力の短絡状 30 イズを大きくすることなく、安定した短絡保護ができる 電纜用i Cの短絡保護回路を提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するため に、本発明は、負荷に対して所定の電圧の電源を供給す るためのドライバトランジスタと、電源出力が短絡した ことを検知して所定のカットオフ電圧をドライバトラン ジスタのゲート端子へ出力するエラーアンプと、を有 し、上記エラーアンプでドライバトランジスタをオフ動 作させることにより短絡を保護する電源用!Cの短絡保 と共に、センス銀抗R3、R4が接続され、このセンス 40 腰回路において 上記エラーアンプが短絡を検知したと きにエラーアンプの入力(正)鑑子側をドライバトラン ジスタの電源電圧へブルアップし、これによってエラー。 アンプからカットオフ電圧をドライバトランジスタへ出 力する構成としたことを特徴とする。

[000071]

【作用】上記の構成によれば、負荷が短絡した際にはエ ラーアンプの例えば正入力端子側がブルアップ用FET 素子にて電源電圧へブルアップされることになり、これ によってエラーアンプの出力側も電源電圧へブルアップ 子P1 には通常よりも大きな電流が流れるので、FET 50 されることになる。従って、上記エラーアンプの出力に (3)

よってドライバトランジスタがカットオフされることに、 なり、短絡状態から保護される。上記の場合、ブルアッ プ用のFET素子はアースとの間にエラーアンプ内のN チャネルFBT、あるいはドライバトランジスタのアー ス側に接続されたセンス鑑読を介在させることになり、 プルアップ用のFBT素子は上記センス抵抗との引っ張。 り合いの形になる。通常、このセンス抵抗は500kΩ ~1M0程度の大きな抵抗値となり、この大きな抵抗値 よりもブルアップ用FET素子の抵抗値が小さければよ の鑑読値を小さくする必要がない)。この結果、エラー アンプの出力側を電源電圧へ効率よくブルアップさせる。 **ととができる。**

[00008]

【実施例】図1には、本発明の実施例に係る電源用!C の短絡保護回路が示されており、この電源用!Cの短絡 保護回路は従来回路と同様の構成からなり、ドライバド Bff素子P1のソース端子に電源電圧Vppが与えられ、 ドレイン鑑子側にはセンス鑑抗R3(例えば4ΜΩ)。 との接続点に出力繼子Vout を設けている。また、ブル アップ用FBT素子P3と共に、ブルアップの関連動作 を行うFET素子P2 (Pチャネル)、N1(Nチャネ μ) 、抵抗R1、R2 が設けられ、またエラーアンプ1 が用力側を上記ドライバPET素子P1のゲート端子に 接続して設けられている。そして、本発明では上記ブル アップ用FET素子P3のドレイン端子を、エラーアン プリの出力繼子ではなく、正入力繼子(図のC点)に接 続する。

な回路が示されており、図示のようにPチャネルのFE 「素子P4,P5と、NチャネルのFET素子N2,N 3 、 N 4 から構成される。そして、F E T 素子 N 2 のゲ ート端子が正入力繼子Vinとなり、FET素子N3のゲ ート端子が基準電圧が設定される負入力端子(Vref) となり、このFET素子N3のドレイン側に出力端子V 。が設けられる。

【0010】実施例は以上の構成からなり、以下にその 作用を説明する。図1の電源出力端子Vout に接続され ている負荷3が短絡すると、図示のC点の電圧がアース 40 負荷に対して電源を供給するためのドライバトランジス ヘブルダウンされると共に、駆動しているドライバFE T素子P1 には1A程度の大きな電流が流れることにな る。従って、エラーアンプトでは短絡状態が検知され、 |出方側もアースへブルダウンされることになり」この出 力電圧の降下によってFET素子P2 がオン動作する。 一方」ドライバFBT素子P1 に1A程度の電流が流れ るので、抵抗Ri を通して流れる電流も大きくなる。従 って、FBT素子N1のゲートーソース間の電圧が上昇。 して、このFET素子N1がオン動作し、この結果ブル アップ用FET素子P3がオン動作する。そうすると、「50」エラーアンプの特性も損ねることなく、安定した短絡保

電源電圧Vppがブルアップ用FET素子P3を介し上記 C点を通ってエラーアンプ!の正入力端子側へ与えら れ、とのC点の電圧は一旦アースにブルダウンされる が、瞬時にして電源電圧VDDへブルアップされることに なる。この結果、エラーアンプ!からは電源電圧Vooに 近い電圧が出力されることになり、この出力によってド ライバドドエ素子P1 がカットオフされて頻絡状態から 保護される。

4

【0011】上記の場合。図2に示されるように、入力 いので、面サイズを大きくする必要が全くない(孌通時 - 10 - 端子V‐‐』と出力端子V。との間にFET素子N2のゲー トが介在することになり、このFET素子N2で高抵抗 が得られ、他方ではセンス鑑抗R3(例えば4MΩ)。 R4 (例えば1MΩ)の並列抵抗に対してブルアップす るととになる。従って、プルアップFET素子P3の抵 抗値は、通鴬500kΩ~1MΩ程度である並列センス 抵抗R3,R4の値よりも小さければよく、ブルアップ FET素子P3 の導通時の抵抗値を従来よりも小さくす る必要がない。すなわち、図2(り)に示されるよう。 に、上記プルアップFET素子P3の響通時の抵抗をR R4 (例えば1MQ)を配置してセンス抵抗R3 、R4 20 aとも、図1及び図3でのC点及びB点とアースと間の 抵続吊りを考えると、従来の場合(図3)は抵続吊りが エラーアンプ1内のFET素子N3、FET素子N4 (ドレインーソース間)で決定される小さな抵抗となる のに対し、本発明の場合はエラーアンプ1内のFET素 そN2のゲートの抵抗あるいは $M\Omega$ 単位の大きなセンス。 抵抗Ε3 (例えば4MΩ)、R4 (例えば1MΩ)の並 列抵抗となるので、図のC点を比較的高い電圧に維持す ることができる。図2の場合は、Vc = {Rb/ (Rb) 【0009】図2には、上記エラーアンプ1内の具体的 30 ライバFET素子P1をカットオフすることができるの で、ブルアップFET素子P3のW/L比を大きくする。 必要がない。

> 【0012】上記案施例では、正電圧で短絡保護を行う タイプの回路で説明したが、負電圧タイプの回路の場合 は、図1及び図3のFET素子はPチャネルとNチャネ ルを逆にすればよく、この場合にも本発明が適用され

[0013]

【発明の効果】以上説明したように、本発明によれば、 タと、電源出力が短絡したことを検知して所定のカット
 オフ電圧をドライバトランジスタのゲート鑑子へ出力す るエラーアンプとを有する電源用!Cの短絡保護回路に おいて、上記エラーアンプが短絡を検知したときにエラ ーアンプの入力(正)鐺子側をドライバトランジスタの 電源電圧へブルアップし、これによってエラーアンプで、 からカットオフ電圧をドライバトランジスタへ出力する。 ようにしたので、ブルアップ用FET素子の抵抗を小さ くする必要がなく、従来の小さいサイズの!C回路で、

特開平5-76133 (4)

護動作を達成することができる。この結果、過電流によ る熱の発生によって!C回路を破壊することも防止さ れ、有効な短絡保護が実現できる。

5

【図面の簡単な説明】

【図1】本発明の実施例に係る電源用ICの短絡保護回 路の構成を示す回路図である。

【図2】実施例の動作を説明するための図であり、図 (a)はエラーアンプ内の構成回路図、図(り)は回路 抵抗の位置関係を示す図である。

【図3】従来の電源用!Cの短絡保護回路の構成を示す*10

*回路図である。

【符号の説明】

1 … エラーアンプ、

3 --- 負荷.

P1 ··· ドライバFET素子、


P3 … ブルアップ用FET素子.

P2、P4, P5 … PチャネルFET、

N1、N2, N3, N4 … NチャネルFET.


R3、R4 … センス紙銃。


[201]



Pft ドライバア BTポチ P3: ブルアップ用PRT落子

[図3]





[22]